|
|
|
|
Circuito combinacional que detecta la igualdad de dos números de 2 bits cada uno (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
235 |
52 |
|
|
|
Jiménez, C.J. y Vargas, R.(1970) .Aprendizaje de flujos de diseño comerciales durante práticas en empresa. .En: . ()
|
0.47 |
533 |
471 |
|
|
|
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
345 |
67 |
|
|
|
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
349 |
52 |
|
|
|
Conexionado serie de RBI y RBO para excitar display con blanqueo en la parte entera (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
319 |
58 |
|
|
|
Circuito combinacional que controla un ascensor de un edificio de 8 plantas..2b (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
251 |
49 |
|
|
|
Circuito combinacional que controla una máquina expendedora de aperitivos con 8 líneas de espiral. (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
366 |
58 |
|
|
|
Descripción estructural de una puerta XOR (con puertas NOT y OR) (soluc. alternativa) (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
280 |
59 |
|
|
|
Baena, C., Parra, M.P., Peñalosa, D. y Valencia, M.(1970) .Diseño y simulación de CBD con ALLIANCE. .En: . ()
|
0.47 |
530 |
194 |
|
|
|
Circuito combinacional que detecta la igualdad de dos números de 2 bits cada uno (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
210 |
84 |
|
|
|
Circuito combinacional que controla un ascensor de un edificio de 8 plantas..2a (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
280 |
59 |
|
|
|
Circuito combinacional que controla un ascensor de un edificio de 8 plantas..1a (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
298 |
55 |
|
|
|
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
343 |
57 |
|
|
|
Colom, R.J., Gadea, R. y Larrea, M.A.(1970) .Diseño de circuitos y sistemas electrónicos.. .En: . ()
|
0.47 |
589 |
286 |
|
|
|
Circuito con más de dos niveles, selección para convertilo a NAND y su conversión. (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
288 |
47 |
|
|
|
Característica de salida a nivel alto de una puerta NAND TTL-Estándar (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
384 |
98 |
|
|
|
Circuito combinacional que detecta la igualdad de dos números de 2 bits cada uno.3 (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
237 |
78 |
|
|
|
Circuito combinacional que controla el diámetro de arandelas fabricadas menores de 9 unid. long. (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
341 |
61 |
|
|
|
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
374 |
66 |
|
|
|
Circuito combinacional que controla un ascensor de un edificio de 8 plantas..3b (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
285 |
60 |
|
|
|
Circuito combinacional que controla un ascensor de un edificio de 8 plantas..1b (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
274 |
61 |
|
|
|
Ayala, A., Magdaleno, E. y Rodríguez, M.(1970) .Adaptación de sistemas electrónicos digitales al sistema ECTS. .En: . ()
|
0.47 |
558 |
236 |
|
|
|
Circuito combinacional que controla un ascensor de un edificio de 8 plantas..4b (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
299 |
47 |
|
|
|
Aumento de la capacidad de los comparadores de magnitud a 8 bits (2º caso) (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
515 |
78 |
|
|
|
Circuito combinacional que detecta la igualdad de dos números de 2 bits cada uno.1 (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
203 |
73 |
|
|
|
Circuito que detecta niveles por debajo de un mínimo en dos depósitos. (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
221 |
58 |
|
|
|
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
345 |
70 |
|
|
|
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma OrCAD 9.1 ó superior)
|
0.47 |
373 |
90 |
|
|
|
Martin, Sergio, Castro, Manuel, Sancristobal, Elio, Diaz, Gabriel y et al.(2023) .Assessment and recognition in technical massive open on-line courses with and without on-line laboratories. .En: Kuwait. ()
|
0.43 |
67 |
57 |
|
|
|
Alcubilla, R., Martín, I., Orpella, A., Puigdollers, J., Vetter, M. y Voz, C.(1970) .Tecnología electrónica de semiconductores orgánicos: fabricación de dispositivos en aulas docentes. .En: . ()
|
0.43 |
465 |
379 |
|
|
|
Domínguez, M.A., Marcos, J. y Quintáns, C.(1970) .Enseñanza práctica de los microcontroladores y las FPGAs en los nuevos planes de estudios. .En: . ()
|
0.43 |
1047 |
2417 |
|
|
|
Bataller, M., Espí, J., Guerrero, J.F., Rosado, A. y Serrano, A.J.(1970) .Filtrado digital adaptativo para cancelación de la frecuencia de red: diseño de una práctica docente.. .En: . ()
|
0.43 |
510 |
324 |
|
|
|
Ayala, A., Díaz, I., Magdaleno, E. y Rodríguez, M.(1970) .Codiseño hardware/software de un sensor inteligente para medidas de aceleraciones sobre 3 ejes basado en picoblaze. .En: . ()
|
0.43 |
569 |
707 |
|
|
|
Cerdá, J., Colom, R., Gadea, R., Larrea, M. y Martínez-Peiro, M.(1970) .Metodología docente en la evaluación de sistemas digitales mediante software de síntesis lógica. .En: . ()
|
0.43 |
564 |
201 |
|
|
|
Artigas, J.I., Barragán, A, García, J.I. y Urriza, I.(1970) .Experiencias educativas sobre Lenguajes de Descripción de Hardware. .En: . ()
|
0.43 |
602 |
824 |
|
|
|
Garrido Salas, Javier, Gómez, F.J., González, I., López-Buedo, S., Martínez, J. y Venegas, C.J.(1970) .Labo-micro: entorno de test para la verificación de microprocesadores experimentales sobre circuitos FPGA. .En: . ()
|
0.43 |
657 |
502 |
|
|
|
Carpeño, Antonio, Hernández Bermejo, Javier, Merino, Bernardo y Sanz, César(1970) .MPD: Microprocesador didáctico en VHLD. .En: . ()
|
0.43 |
581 |
3266 |
|
|
|
Martín, B., Pollán, T. y Ponce de León, J.(1970) .Máquinas algorítmicas como opción didáctica de sistemas digitales complejos. .En: . ()
|
0.43 |
568 |
2042 |
|
|
|
López, J.M. y Pollán, T.(1970) .Simplificación de grafos de estados: una metodología conceptual alternativa. .En: . ()
|
0.43 |
517 |
3351 |
|
|
|
Bernal, C., Bono, A. y Pollán, T.(1970) .Un microprocesador elemental como ejercicio de diseño de sistemas digitales. .En: . ()
|
0.43 |
516 |
2249 |
|
|
|
Borromeo, S. y Romero, B.(1970) .Experiencia docente de la enseñanza de la electrónica digital basada en tarjetas de desarrollo en la universidad rey juan carlos. .En: . ()
|
0.43 |
688 |
752 |
|
|
|
Brox, M., Gersnoviez, A., Montijano, M.A., Moreno, C.D., Ortiz, M.A. y Quiles, F.J.(1970) .ADQPCI: placa de adquisición de datos con fines docentes. .En: . ()
|
0.43 |
631 |
295 |
|
|
|
Baena, C., Bellido, M.J., Parra, M.P. y Valencia, M.(1970) .Realización de un Sistema Digital: implementación sobre FPGA y testado en Laboratorio. .En: . ()
|
0.43 |
605 |
1307 |
|
|
|
Baturone, I., Brox, M., Cabrera, A., Gersnoviez, A. y Sánchez-Solano, S.(1970) .Desarrollo de módulos-IP de controladores difusos para el diseño de sistemas empotrados sobre FPGAS. .En: . ()
|
0.39 |
611 |
355 |
|
|
|
Berrocal, M., Cáceres, S., Cebrián, J.A., de Pablo, S. y Sanz, F.(1970) .Los Diagramas Asm++ Como Herramienta Aplicada en La Enseñanza De La Electrónica Digital. .En: . ()
|
0.39 |
647 |
1940 |
|
|
|