Search Results (Display Type:"Objeto de aprendizaje", isMemberOf:"bibliuned:Setopenaire", Date:" [2006\-01\-01T00\:00\:00Z TO 2006\-12\-31T00\:00\:00Z] ")

Resultados de la Navegación (1406)

RSS para este conjunto de resultadosRSS para este conjunto de resultados

Página 17 de 29

Páginas:    «primera ‹anterior  7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26  siguiente › última »

Refinar

  Search Relevance Visitas Descargas
Circuito lógico de la expresión canónica en minterms simplificada. (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 273 44
Circuito lógico de la expresión canónica en minterms simplificada (VHDL). (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 334 67
Circuito lógico de la expresión canónica en maxterms simplificada. (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 277 48
Enunciados correspondientes a la práctica 12 (Requiere Plataforma Adobe Reader 5.0 ó superior)  3.91 551 876
Circuito lógico de la expresión canónica en maxterms simplificada (VHDL). (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 325 49
Circuito lógico de 4 entradas en código BCD natural detector de codificaciones de entrada índice 2 ó 3..5 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 316 70
Circuito lógico de 4 entradas en código BCD natural detector de codificaciones de entrada índice 2 ó 3..3 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 413 76
Tablas de resultados a rellenar correspondientes a la práctica 11 (Requiere Plataforma Microsoft Word 97 ó superior)  3.91 623 155
Interfaz TTL a CMOS mediante resistencia elevadora pull-up (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 318 68
Enunciados correspondientes a la práctica 10 (Requiere Plataforma Adobe Reader 5.0 ó superior)  3.91 666 512
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad..2 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 326 57
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad..1 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 346 78
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 371 90
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  3.91 425 65
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada..4 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 377 72
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada..3 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 372 63
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada..2 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 374 81
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada..1 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 362 76
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada..1 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 378 74
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 341 57
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 376 66
Interfaz CMOS a TTL mediante una puerta y el circuito interfaz específico.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 280 69
Interfaz CMOS a TTL mediante una puerta y el circuito interfaz específico (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 317 72
Comparador con histéresis asimétrico (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 616 105
Interfaz CMOS a TTL mediante puerta en drenador abierto y pull-up (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 313 59
Función OR-exclusiva expresada en términos maxterm (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 276 49
Función de transferencia de una puerta NAND TTL-Estándar (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 525 86
Función de transferencia de una puerta NAND TTL-Estándar (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 765 114
Función de transferencia de una puerta NAND TTL-Estándar (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 308 69
Función de transferencia de una puerta inversora CMOS (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 279 48
Función de transferencia de una puerta inversora CMOS (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 316 57
Funcionamiento de una puerta NAND TTL estándar (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 339 72
Funcionamiento de una puerta NAND TTL estándar (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 296 64
Estructura interna del sumador total.Asociación serie. Sumador de 4 bits. (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 495 93
Estructura interna del sumador total.Asociación serie. Semisumador. (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 307 94
Estructura interna del sumador con acarreo anticipado. Sumador paralelo de 4 dígitos. (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 722 114
Descripción estructural de una puerta XOR (con puertas NOT y OR) (soluc. alternativa) (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 331 59
Circuito lógico de un comparador de 2 bits (soluc. alternativa 2) (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 688 120
Descripción estructural de una puerta XOR (con puertas NOT y OR) (soluc. alternativa) (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 279 59
Descripción estructural de una puerta XOR (con puertas NOT y OR) (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 304 62
Curva característica de una puerta NAND TTL-Estándar (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 383 71
Curva característica de una puerta NAND TTL-Estándar (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 400 59
Comportamiento de una puerta NAND TTL con entradas a nivel bajo en carga. (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 257 40
Comportamiento de una puerta NAND TTL con entradas a nivel alto sin carga. (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 255 65
Característica de salida a nivel bajo de una puerta NAND TTL-Estándar (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 368 92
Característica de salida a nivel bajo de una puerta NAND TTL-Estándar (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 363 72
Característica de salida a nivel alto de una puerta NAND TTL-Estándar (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 391 90
Característica de salida a nivel alto de una puerta NAND TTL-Estándar (Requiere Plataforma OrCAD 9.1 ó superior)  3.91 397 74
Circuito secuencial asíncrono que controla la cabeza lectora de un DVD .6 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 352 68
Circuito secuencial asíncrono que controla la cabeza lectora de un DVD .4 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.91 319 72

Página 17 de 29

Páginas:    «primera ‹anterior  7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26  siguiente › última »