Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma Electronics Workbench 5.1 ó superior)

Ficheros (Some files may be inaccessible until you login with your e-spacio credentials)
Nombre Descripción Tipo MIME Size
referencia1 referencia1 Click to show the corresponding preview/stream URL

Titulo Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma Electronics Workbench 5.1 ó superior)
Autor(es) Santiago Emilio Acha Alegre ORG:Universidad de Burgos
Miguel Angel Rioseras Gómez
Miguel Angel Lozano Pérez
Manuel Alonso Castro Gil
Julio Pérez Martínez
Francisco García Sevilla
Eugenio López Aldea
Africa López-Rey García-Rojas
Francisco Mur Pérez
Adolfo Hilario Caballero
Fernando Yeves Gutiérrez
Juan Peire Arroba
Resumen Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 5 de la bibliografía indicada.
Editor(es) RA-MA, S.A. Editorial y Publicaciones version:3.0
Fecha 2006
Formato application/x-ewb
Identificador /eca-digital/logi_digi/ejemplos/Cap05/Ewb/05w0_01.ewb
http://62.204.194.45/fez/view/oaingeec:digi-digi-res-1017
oaingeec:digi-digi-res-1017
Idioma es
Nivel de acceso y licencia Reconocimiento: http://creativecommons.org/licenses/by/3.0/deed.es
Attribution: http://creativecommons.org/licenses/by/3.0/deed.en
info:eu-repo/semantics/openAccess

 
Versiones
Versión Tipo de filtro
Contador de citas: Google Scholar Search Google Scholar
Estadísticas de acceso: 84 Visitas, 16 Descargas  -  Estadísticas en detalle
Creado: Sat, 30 May 2009, 12:49:24 CET