| Title: |
DAC de 8 bits de resistencias ponderadas (Requiere Plataforma OrCAD 9.1 ó superior) |
| Creator: |
Santiago Emilio Acha Alegre
ORG:Universidad de Burgos
|
| Creator: |
Julio Pérez Martínez |
| Creator: |
Manuel Alonso Castro Gil |
| Creator: |
Miguel Angel Rioseras Gómez |
| Creator: |
Adolfo Hilario Caballero |
| Creator: |
Rafael Sebastián Fernández |
| Creator: |
Africa López-Rey García-Rojas |
| Creator: |
Francisco Mur Pérez |
| Creator: |
Fernando Yeves Gutiérrez |
| Creator: |
Juan Peire Arroba |
| Description: |
Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada. |
| Publisher: |
RA-MA, S.A. Editorial y Publicaciones
version:3.0
|
| Date: |
2006 |
| Type: |
simulation |
| Type: |
info:eu-repo/semantics/report |
| Format: |
application/x-orcad |
| Identifier: |
/eca-digital/intro_log/espec/VHDL_OrCAD/Cap08/res/08vh0_01/Capture/08cv0_01e.opj |
| Identifier: |
http://62.204.194.45/fez/view/oaingeec:digi-intro-espec-res-1329 |
| Identifier: |
oaingeec:digi-intro-espec-res-1329 |
| Language: |
es |
| Rights: |
Reconocimiento: http://creativecommons.org/licenses/by/3.0/deed.es |
| Rights: |
Attribution: http://creativecommons.org/licenses/by/3.0/deed.en |
| Rights: |
info:eu-repo/semantics/openAccess |
