Entorno de diseño y simulación de circuitos lógicos

Roig, J. y Soler, V.(20/0) .Entorno de diseño y simulación de circuitos lógicos. .En: . ()

Ficheros (Some files may be inaccessible until you login with your e-spacio credentials)
Nombre			Descripción	Tipo MIME		Size
S2D05.pdf			/papers/1996S2D05.pdf		application/pdf

Titulo	Entorno de diseño y simulación de circuitos lógicos
Autor(es)	Roig, J. Soler, V.
Materia(s)	C++ diseño entorno lógica programación simulación
Resumen	Este trabajo es un simulador lógico de fácil uso y conocimiento para que los alumnos puedan tocar aspectos a un nivel de simulador lógico comercial no se pueden tocar. Permite, además, el poder de ampliarlo, retocarlo, sacar cualquier tipo de estadísticas de la simulación y ver como funciona realmente un simulador de este tipo.
Editor(es)	Universidad Autónoma de Barcelona
Fecha	20/09/1996
Formato	application/pdf
Identificador	../papers/1996S2D05.pdf taee:congreso-1996-1015
Idioma	es
Versión de la publicación	publishedVersion
Nivel de acceso y licencia	info:eu-repo/semantics/openAccess http://creativecommons.org/licenses/by-nc-nd/4.0
Tipo de recurso	conferenceObject
Tipo de acceso	Acceso abierto

Tipo de documento:	Ponencia de Congreso
Collections:	Set de openaire Set de ponencias Set de ponencias Software Educativo V

Contador de citas:	Search Google Scholar
Estadísticas de acceso:	559 Visitas, 431 Descargas - Estadísticas en detalle
Creado:	Fri, 02 Oct 2009, 05:30:46 CET

e-spacio