Search Results (All Fields:"plataformas", isMemberOf:"bibliuned:SetDigitalObject", Date:" [2006\-01\-01T00\:00\:00Z TO 2006\-12\-31T00\:00\:00Z] ")

Resultados de la Navegación (1406)

RSS para este conjunto de resultadosRSS para este conjunto de resultados

Página 1 de 29

Páginas:    1 2 3 4 5 6 7 8 9 10  siguiente › última »

Refinar

  Search Relevance Visitas Descargas
Monoestable disparado por flanco construido a partir de inversores lógicos. (Requiere Plataforma OrCAD 9.1 ó superior)  2.04 178 45
Problema propuesto 4.8 (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 220 64
Fuentes dependientes. Fuente dependiente no lineal. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  1.54 377 68
Problema propuesto 8.6 (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 265 84
Circuito que permite el cambio de nivel a flanco de bajada activo de una señal. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 244 68
Tablas de resultados a rellenar correspondientes a la práctica 6 (Requiere Plataforma Adobe Reader 5.0 ó superior)  1.54 579 132
Estructura interna de una unidad aritmético-lógica. Operación aritmética disminuir uno. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 307 78
Circuito biestable R-S activo al nivel bajo. (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 302 65
Problema propuesto 5.4.11 (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 191 52
Asociación de sumadores con acarreo anticipado (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 595 153
Problema propuesto 5.7.4 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 197 69
Problema propuesto 5.4.8 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 235 64
Problema propuesto 4.4.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 180 60
Circuito lógico de un comparador de 2 bits (soluc. alternativa 3) (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 361 68
Problema propuesto 5.12 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 179 62
Descripción funcional mediante VHDL de un sumador completo (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 284 68
Problema propuesto 5.4.5 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 273 64
Problema propuesto 5.13.c3 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 216 67
Problema propuesto 5.9.4 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 201 72
Circuito biestable R-S activo al nivel bajo. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 307 71
Problema propuesto 8.4 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 280 81
Problema propuesto 5.6.2 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 191 60
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 354 61
Problema propuesto 5.7.2 (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 199 64
Estructura interna de una unidad aritmético-lógica. Esquema del diagrama lógico. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 333 77
Problema propuesto 4.19.1 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 201 62
Problema propuesto 5.10 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 216 61
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 334 52
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  1.54 412 60
Problema propuesto 4.17 (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 234 64
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel bajo (I1). (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 264 70
Problema propuesto 7.3.3 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 212 61
Problema propuesto 4.6 (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 206 76
Comportamiento de una puerta lógica NOT tres entradas (tabla de verdad). (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 219 64
Circuito generador/detector de paridad CI 74180 (2º caso) (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 624 95
Problema propuesto 5.8 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 223 57
Problema propuesto 5.6.4 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 214 66
Problema propuesto 4.8 (soluc. alternativa) (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 242 72
Problema propuesto 4.6 (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 194 72
Problema propuesto 5.4.14 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 215 62
ADC bipolar de doble rampa simétrica de 8 bits (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 508 97
DAC de simple rampa de 8 bits (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 304 62
Problema propuesto 5.4.8 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 189 65
Problema propuesto 6.4.1 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 199 59
Circuito biestable D síncrono activo por flanco de subida. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  1.54 345 68
Estructura interna de una unidad aritmético-lógica. Operación aritmética A+A·B. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 318 72
Problema propuesto 8.1.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 192 60
Circuito generador/detector de paridad CI 74180 (Requiere Plataforma OrCAD 9.1 ó superior)  1.54 934 145
Problema propuesto 5.6.1 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.54 201 56
Tablas de resultados a rellenar correspondientes a la práctica 11 (Requiere Plataforma Microsoft Word 97 ó superior)  1.54 621 155

Página 1 de 29

Páginas:    1 2 3 4 5 6 7 8 9 10  siguiente › última »