Search Results (All Fields:"otherness", isMemberOf:"bibliuned:SetDigitalObject", Date:" [2006\-01\-01T00\:00\:00Z TO 2006\-12\-31T00\:00\:00Z] ")

Resultados de la Navegación (1405)

RSS para este conjunto de resultadosRSS para este conjunto de resultados

Página 1 de 29

Páginas:    1 2 3 4 5 6 7 8 9 10  siguiente › última »

Refinar

  Search Relevance Visitas Descargas
Monoestable disparado por flanco construido a partir de inversores lógicos. (Requiere Plataforma OrCAD 9.1 ó superior)  2.00 177 44
Problema propuesto 4.2 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 214 76
Comportamiento de una puerta lógica NOR tres entradas (tabla de verdad). (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 269 52
Problema propuesto 4.8 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 220 64
Comportamiento de una puerta lógica XNOR (tabla de verdad). (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 345 44
Fuentes dependientes. Fuente dependiente no lineal. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  1.48 377 68
Problema propuesto 7.5.1 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 252 63
Problema propuesto 8.6 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 265 84
Circuito que permite el cambio de nivel a flanco de bajada activo de una señal. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 244 68
Tablas de resultados a rellenar correspondientes a la práctica 6 (Requiere Plataforma Adobe Reader 5.0 ó superior)  1.48 579 132
Minimización de una función lógica de 3 variables (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 317 57
Estructura interna de una unidad aritmético-lógica. Operación aritmética disminuir uno. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 307 78
Circuito biestable R-S activo al nivel bajo. (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 302 65
Sistema con puertas triestado (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 213 58
Comportamiento de una puerta lógica XNOR (tabla de verdad). (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 297 54
Problema propuesto 5.11 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 215 65
Problema propuesto 5.9.2 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 210 63
Problema propuesto 5.6.1 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 224 65
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel alto (I5). (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 409 85
Problema propuesto 5.4.11 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 191 52
Asociación de sumadores con acarreo anticipado (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 595 153
Problema propuesto 5.7.4 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 197 69
Problema propuesto 5.9.1 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 201 61
Problema propuesto 4.2 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 210 67
Problema propuesto 5.4.8 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 235 64
Problema propuesto 4.3 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 226 61
Circuito biestable R-S síncrono activo por nivel..2 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 362 70
Problema propuesto 4.7 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 203 60
Problema propuesto 5.8 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 226 74
Problema propuesto 4.4.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 180 60
Circuito lógico de un comparador de 2 bits (soluc. alternativa 3) (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 361 68
Problema propuesto 5.12 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 179 62
Descripción funcional mediante VHDL de un sumador completo (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 284 68
Problema propuesto 5.4.5 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 273 64
Problema propuesto 5.13.c3 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 216 67
Problema propuesto 5.9.4 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 201 72
Problema propuesto 5.15.1 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 209 67
Circuito biestable R-S activo al nivel bajo. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 307 71
Problema propuesto 8.4 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 280 81
Circuito biestable J-K síncrono activo por flanco de bajada. (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 311 79
Problema propuesto 5.6.2 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 191 60
Problema propuesto 5.5.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 199 54
Interfaz TTL a CMOS mediante resistencia elevadora pull-up (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 287 49
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 354 61
Problema propuesto 5.7.2 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 199 64
Estructura interna de una unidad aritmético-lógica. Esquema del diagrama lógico. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 333 77
Problema propuesto 4.19.1 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 201 62
Problema propuesto 6.6 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 188 73
Problema propuesto 5.10 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 216 61
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 334 52

Página 1 de 29

Páginas:    1 2 3 4 5 6 7 8 9 10  siguiente › última »