Search Results (All Fields:"digitalization")

Resultados de la Navegación (2373)

RSS para este conjunto de resultadosRSS para este conjunto de resultados

Página 6 de 48

Páginas:    «primera ‹anterior  1 2 3 4 5 6 7 8 9 10 11 12 13 14 15  siguiente › última »

Refinar

  Search Relevance Visitas Descargas
Problema propuesto 8.6 (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 265 84
Circuito que permite el cambio de nivel a flanco de bajada activo de una señal. (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 244 68
Tablas de resultados a rellenar correspondientes a la práctica 6 (Requiere Plataforma Adobe Reader 5.0 ó superior)  0.58 579 132
Estructura interna de una unidad aritmético-lógica. Operación aritmética disminuir uno. (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 307 78
Circuito biestable R-S activo al nivel bajo. (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 302 65
Sistema con puertas triestado (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 213 58
Comportamiento de una puerta lógica XNOR (tabla de verdad). (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 297 54
Problema propuesto 5.11 (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 215 65
Problema propuesto 5.6.1 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 224 65
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel alto (I5). (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 409 85
Problema propuesto 5.4.11 (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 191 52
Asociación de sumadores con acarreo anticipado (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 595 153
Problema propuesto 5.7.4 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 197 69
Problema propuesto 5.9.1 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 201 61
Problema propuesto 5.4.8 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 235 64
Problema propuesto 4.3 (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 226 61
Circuito biestable R-S síncrono activo por nivel..2 (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 362 70
Problema propuesto 4.7 (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 203 60
Problema propuesto 4.4.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 180 60
Circuito lógico de un comparador de 2 bits (soluc. alternativa 3) (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 361 68
Problema propuesto 5.12 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 179 62
Descripción funcional mediante VHDL de un sumador completo (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 284 68
Problema propuesto 5.4.5 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 273 64
Problema propuesto 5.13.c3 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 216 67
Problema propuesto 5.9.4 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 201 72
Problema propuesto 5.15.1 (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 209 67
Circuito biestable R-S activo al nivel bajo. (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 307 71
Problema propuesto 8.4 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 280 81
Circuito biestable J-K síncrono activo por flanco de bajada. (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 311 79
Problema propuesto 5.6.2 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 191 60
Problema propuesto 5.5.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 199 54
Interfaz TTL a CMOS mediante resistencia elevadora pull-up (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 287 49
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 354 61
Problema propuesto 5.7.2 (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 199 64
Estructura interna de una unidad aritmético-lógica. Esquema del diagrama lógico. (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 333 77
Problema propuesto 4.19.1 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 201 62
Problema propuesto 6.6 (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 188 73
Problema propuesto 5.10 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 216 61
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 334 52
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  0.58 412 60
Problema propuesto 4.17 (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 234 64
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel bajo (I1). (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 264 70
Circuito biestable T síncrono activo por flanco de bajada. (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 321 90
Problema propuesto 7.3.3 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 212 61
Problema propuesto 4.6 (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 206 76
Comportamiento de una puerta lógica NOT tres entradas (tabla de verdad). (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 219 64
Circuito generador/detector de paridad CI 74180 (2º caso) (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 624 95
Problema propuesto 5.6.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 222 74
Circuito lógico de un generador de paridad de 8 bits (segunda configuración) (Requiere Plataforma OrCAD 9.1 ó superior)  0.58 965 143
Problema propuesto 5.8 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.58 223 57

Página 6 de 48

Páginas:    «primera ‹anterior  1 2 3 4 5 6 7 8 9 10 11 12 13 14 15  siguiente › última »