Search Results (All Fields:"digital", isMemberOf:"bibliuned:Setopenaire")

Resultados de la Navegación (2317)

RSS para este conjunto de resultadosRSS para este conjunto de resultados

Página 9 de 47

Páginas:    «primera ‹anterior  1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18  siguiente › última »

Refinar

  Search Relevance Visitas Descargas
Problema propuesto 5.6.1 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 224 65
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel alto (I5). (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 409 85
Problema propuesto 5.4.11 (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 191 52
Asociación de sumadores con acarreo anticipado (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 595 153
Estructura interna de una unidad aritmético-lógica. Operación lógica A negado. (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 337 95
Problema propuesto 5.7.4 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 197 69
Problema propuesto 5.9.1 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 201 61
Problema propuesto 4.2 (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 210 67
Problema propuesto 5.4.8 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 235 64
Problema propuesto 4.3 (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 226 61
Circuito biestable R-S síncrono activo por nivel..2 (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 362 70
Problema propuesto 5.11 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 232 69
Problema propuesto 4.7 (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 203 60
Problema propuesto 5.8 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 226 74
Problema propuesto 4.4.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 180 60
Circuito lógico de un comparador de 2 bits (soluc. alternativa 3) (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 361 68
Problema propuesto 5.12 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 179 62
Descripción funcional mediante VHDL de un sumador completo (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 284 68
Problema propuesto 5.4.5 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 273 64
Problema propuesto 5.13.c3 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 216 67
Problema propuesto 5.9.4 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 201 72
Problema propuesto 5.15.1 (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 209 67
Circuito biestable R-S activo al nivel bajo. (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 307 71
Problema propuesto 8.4 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 280 81
Circuito biestable J-K síncrono activo por flanco de bajada. (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 311 79
Problema propuesto 5.6.2 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 191 60
Problema propuesto 5.5.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 199 54
Interfaz TTL a CMOS mediante resistencia elevadora pull-up (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 287 49
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 354 61
Problema propuesto 5.7.2 (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 199 64
Estructura interna de una unidad aritmético-lógica. Esquema del diagrama lógico. (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 333 77
Fuentes dependientes. Fuente triangular dependiente de tensión (VCO Triangular). (Requiere Plataforma Electronics Workbench 5.1 ó superior)  0.62 247 78
Problema propuesto 4.19.1 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 201 62
Problema propuesto 6.6 (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 188 73
Problema propuesto 5.10 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 216 61
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 334 52
Estructura interna de una unidad aritmético-lógica (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 808 155
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  0.62 412 60
Problema propuesto 4.17 (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 234 64
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel bajo (I1). (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 264 70
Circuito biestable T síncrono activo por flanco de bajada. (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 321 90
Problema propuesto 7.3.3 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 212 61
Problema propuesto 4.6 (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 206 76
Comportamiento de una puerta lógica NOT tres entradas (tabla de verdad). (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 219 64
Circuito generador/detector de paridad CI 74180 (2º caso) (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 624 95
Problema propuesto 5.6.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 222 74
Circuito lógico de un generador de paridad de 8 bits (segunda configuración) (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 965 143
Problema propuesto 5.8 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 223 57
Problema propuesto 5.6.4 (Requiere Plataforma MicroCAP 9.0 ó superior)  0.62 214 66
Problema propuesto 4.8 (soluc. alternativa) (Requiere Plataforma OrCAD 9.1 ó superior)  0.62 242 72

Página 9 de 47

Páginas:    «primera ‹anterior  1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18  siguiente › última »