Search Results (All Fields:"curso", isMemberOf:"oaingeec:ing-elec-col-e986be1262dcf896f5680312.e08c816")

Resultados de la Navegación (1845)

RSS para este conjunto de resultadosRSS para este conjunto de resultados

Página 3 de 37

Páginas:    «primera ‹anterior  1 2 3 4 5 6 7 8 9 10 11 12  siguiente › última »

Refinar

  Search Relevance Visitas Descargas
Tablas de resultados a rellenar correspondientes a la práctica 6 (Requiere Plataforma Adobe Reader 5.0 ó superior)  7.00 579 132
Minimización de una función lógica de 3 variables (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 317 57
Estructura interna de una unidad aritmético-lógica. Operación aritmética disminuir uno. (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 307 78
Circuito biestable R-S activo al nivel bajo. (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 302 65
Sistema con puertas triestado (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 213 58
Comportamiento de una puerta lógica XNOR (tabla de verdad). (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 297 54
Problema propuesto 5.11 (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 215 65
Problema propuesto 5.9.2 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 210 63
Problema propuesto 5.6.1 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 224 65
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel alto (I5). (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 409 85
Problema propuesto 5.4.11 (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 191 52
Comportamiento de una puerta lógica OR tres entradas (tabla de verdad). (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 288 60
Asociación de sumadores con acarreo anticipado (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 595 153
Estructura interna de una unidad aritmético-lógica. Operación lógica A negado. (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 337 95
Problema propuesto 5.7.4 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 197 69
Problema propuesto 5.9.1 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 201 61
Problema propuesto 4.2 (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 210 67
Problema propuesto 5.4.8 (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 235 64
Problema propuesto 4.3 (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 226 61
Circuito biestable R-S síncrono activo por nivel..2 (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 362 70
Problema propuesto 5.11 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 232 69
Problema propuesto 4.7 (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 203 60
Problema propuesto 5.8 (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 226 74
Problema propuesto 4.4.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 180 60
Circuito lógico de un comparador de 2 bits (soluc. alternativa 3) (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 361 68
Problema propuesto 5.12 (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 179 62
Descripción funcional mediante VHDL de un sumador completo (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 284 68
Problema propuesto 5.4.5 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 273 64
Problema propuesto 5.13.c3 (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 216 67
Problema propuesto 5.9.4 (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 201 72
Problema propuesto 5.15.1 (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 209 67
Circuito biestable R-S activo al nivel bajo. (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 307 71
Problema propuesto 8.4 (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 280 81
Circuito biestable J-K síncrono activo por flanco de bajada. (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 311 79
Problema propuesto 5.6.2 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 191 60
Problema propuesto 5.5.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 199 54
Interfaz TTL a CMOS mediante resistencia elevadora pull-up (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 287 49
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 354 61
Problema propuesto 5.7.2 (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 199 64
Estructura interna de una unidad aritmético-lógica. Esquema del diagrama lógico. (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 333 77
Fuentes dependientes. Fuente triangular dependiente de tensión (VCO Triangular). (Requiere Plataforma Electronics Workbench 5.1 ó superior)  7.00 247 78
Problema propuesto 4.19.1 (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 201 62
Problema propuesto 6.6 (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 188 73
Problema propuesto 5.10 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 216 61
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 334 52
Estructura interna de una unidad aritmético-lógica (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 808 155
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  7.00 412 60
Problema propuesto 4.17 (Requiere Plataforma OrCAD 9.1 ó superior)  7.00 234 64
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel bajo (I1). (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 264 70
Circuito biestable T síncrono activo por flanco de bajada. (Requiere Plataforma MicroCAP 9.0 ó superior)  7.00 321 90

Página 3 de 37

Páginas:    «primera ‹anterior  1 2 3 4 5 6 7 8 9 10 11 12  siguiente › última »