Search Results (All Fields:"Santiago", Keywords:"Electrónica")

Resultados de la Navegación (1738)

RSS para este conjunto de resultadosRSS para este conjunto de resultados

Página 5 de 35

Páginas:    «primera ‹anterior  1 2 3 4 5 6 7 8 9 10 11 12 13 14  siguiente › última »

Refinar

  Search Relevance Visitas Descargas
Problema propuesto 5.10 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 226 77
Problema propuesto 7.5.3 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 191 57
Problema propuesto 5.12 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 284 65
Problema propuesto 8.1.1 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 239 70
Circuito biestable R-S activo al nivel alto..2 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 283 55
Puertas inversoras de distintas subfamilias (soluc. alternativa) (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 223 60
Estructura interna de una unidad aritmético-lógica. Operación aritmética A+B. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 300 71
Circuito demultiplexor de 4 canales de salida (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 471 77
Problema propuesto 8.5 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 262 67
Problema resuelto 2.7.1 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 206 51
Problema propuesto 4.8.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 222 66
Circuito biestable J-K síncrono activo por flanco de bajada. (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 286 67
Decodificador 2-4 (soluc. alternativa) (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 316 79
Problema propuesto 4.16.1 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 216 76
Problema propuesto 5.18 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 222 67
Comportamiento de una puerta lógica XOR (tabla de verdad). (soluc. alternativa) (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 411 50
Interfaz HC a CMOS mediante puerta en drenador abierto y pull-up (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 237 67
Simplificación de una función de cuatro variables (circuito lógico) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 280 64
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel bajo. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 250 62
Circuito biestable J-K síncrono activo por flanco de bajada. (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 308 64
ADC instantáneo de 3 bits (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 451 81
DAC de simple rampa de 8 bits (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 213 60
Puertas inversoras de distintas subfamilias (soluc. alternativa 2) (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 205 47
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel alto (I1). (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 332 66
Circuito combinacional que detecta la igualdad de dos números de dos bits cada uno. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  1.48 277 71
Interfaz HC a CMOS mediante puerta en drenador abierto y pull-up (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 234 48
Problema propuesto 5.5.2 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 243 69
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 451 73
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel alto . (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 259 70
Problema propuesto 5.4.3 (soluc. alternativa simplificada) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 197 60
Circuito biestable D síncrono activo por flanco de subida. (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 301 57
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 296 50
Problema propuesto 5.4.7 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 218 46
Problema propuesto 5.3.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 185 61
Interfaz TTL a CMOS mediante resistencia elevadora pull-up (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 280 52
Estructura interna del decodificador. Demultiplexor de 8 salidas y evolución de las mismas. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 588 76
Estructura interna de una unidad aritmético-lógica. Uno lógico. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 320 94
Comportamiento de una puerta lógica NOT tres entradas (tabla de verdad). (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 282 59
Circuito biestable R-S activo al nivel alto. (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 344 58
Problema propuesto 7.7 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 243 81
Problema propuesto 7.3 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 233 63
Sumador paralelo con acarreo mixto. (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 306 86
Problema propuesto 4.15 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 225 66
Estructura interna de una unidad aritmético-lógica. Operación A+A. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 267 62
Problema propuesto 4.7.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 206 68
Circuito lógico de un generador de paridad (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 292 69
ADC por aproximaciones sucesivas. (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 703 91
Problema propuesto 4.18.1 (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 199 72
Estructura interna del decodificador. Decodificador 2 a 4 deshabilitado. (Requiere Plataforma MicroCAP 9.0 ó superior)  1.48 310 81
Problema propuesto 7.10 (Requiere Plataforma OrCAD 9.1 ó superior)  1.48 201 61

Página 5 de 35

Páginas:    «primera ‹anterior  1 2 3 4 5 6 7 8 9 10 11 12 13 14  siguiente › última »