Search Results (All Fields:"CAD", Date:" [2006\-01\-01T00\:00\:00Z TO 2006\-12\-31T00\:00\:00Z] ", isMemberOf:"bibliuned:Setopenaire", Keywords:"http://udcdata.info/042064")

Resultados de la Navegación (575)

RSS para este conjunto de resultadosRSS para este conjunto de resultados

Página 1 de 12

Páginas:    1 2 3 4 5 6 7 8 9 10  siguiente › última »

Refinar

  Search Relevance Visitas Descargas
Problema propuesto 4.2 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 214 76
ADC bipolar de doble rampa simétrica de 8 bits (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 531 103
Comportamiento de una puerta lógica NOR tres entradas (tabla de verdad). (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 269 52
Problema propuesto 4.18 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 227 81
Problema propuesto 4.16 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 217 68
Problema propuesto 4.8 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 220 64
Circuito biestable R-S activo al nivel bajo. (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 259 59
Problema propuesto 5.9.2 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 260 68
Comportamiento de una puerta lógica XNOR (tabla de verdad). (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 345 44
Problema propuesto 8.6 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 265 84
Circuito lógico de un generador de paridad de 8 bits (primera configuración) (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 622 127
Problema propuesto 5.4.12 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 197 54
Minimización de una función lógica de 3 variables (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 317 57
Circuito biestable R-S activo al nivel bajo. (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 302 65
Comportamiento de una puerta lógica XOR (tabla de verdad). (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 268 46
Comportamiento de una puerta lógica XNOR (tabla de verdad). (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 297 54
Comportamiento de una puerta lógica XNOR (tabla de verdad). (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 348 52
Problema propuesto 5.11 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 215 65
Problema propuesto 5.4.11 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 191 52
Circuito biestable T síncrono activo por flanco de bajada. (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 280 69
Comportamiento de una puerta lógica OR tres entradas (tabla de verdad). (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 288 60
Problema propuesto 4.2 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 210 67
Problema propuesto 7.8 (soluc. alternativa 2) (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 265 69
Problema propuesto 7.1 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 241 82
Problema propuesto 4.3 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 226 61
Circuito biestable R-S síncrono activo por nivel..2 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 362 70
Problema propuesto 4.7 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 203 60
Circuito lógico de un comparador de 2 bits (soluc. alternativa 3) (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 361 68
Descripción funcional mediante VHDL de un sumador completo (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 284 68
Problema propuesto 5.15.1 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 209 67
Circuito biestable J-K síncrono activo por flanco de bajada. (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 311 79
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 354 61
Problema propuesto 5.7.2 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 199 64
Problema propuesto 6.6 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 188 73
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 334 52
Problema propuesto 4.17 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 234 64
Problema propuesto 4.6 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 206 76
Circuito generador/detector de paridad CI 74180 (2º caso) (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 624 95
Circuito lógico de un generador de paridad de 8 bits (segunda configuración) (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 965 143
Problema propuesto 4.8 (soluc. alternativa) (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 242 72
Problema propuesto 4.6 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 194 72
Complementador a dos (VHDL parte 3). (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 247 56
Problema propuesto 5.4.3 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 231 46
ADC bipolar de doble rampa simétrica de 8 bits (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 508 97
DAC de simple rampa de 8 bits (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 304 62
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 319 55
Circuito biestable R-S síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 286 68
Comportamiento de una puerta lógica OR tres entradas (tabla de verdad). (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 240 46
Circuito generador/detector de paridad CI 74180 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 934 145
Problema propuesto 4.16.2 (Requiere Plataforma OrCAD 9.1 ó superior)  3.53 226 78

Página 1 de 12

Páginas:    1 2 3 4 5 6 7 8 9 10  siguiente › última »