En los biestables síncronos las salidas cambian con las entradas y cuando se les aplica una señal de reloj. Por tanto, las señales de salida están controladas por una señal de sincronismo, validándose cuando es activada esta señal de sincronismo.

Cuando las señales se validan por un estado lógico (nivel alto o bajo) de la señal de reloj se dice que son activadas por nivel. Cuando se produce las validaciones de las señales cuando la señal de reloj cambia de estado, se dice que son activadas por flanco: flanco de subida (cambio de nivel bajo a alto) y flanco de bajada (cambio de nivel alto a bajo).

BIESTABLE TIPO D ACTIVO POR NIVEL.

En este tipo de biestables cuando la señal de reloj es activa (nivel alto del reloj) la salida toma el valor de la entrada D y cuando la señal de reloj no es activa (nivel bajo del reloj) la salida permanece invariable (memorizada).

Se puede realizar este biestable a partir del biestable R-S síncrono con la entrada R la invertida de D y la entrada S igual a D. De esta forma R y S no pueden ser nunca iguales, evitando el estado no permitido del biestable R-S.

74HC74 2 biestables tipo D con puesta a cero y a uno.

Este circuito integrado posee dos biestables del tipo D con puesta uno y puesta a cero disparadas por flanco de subida del reloj. El funcionamiento de los dos es idéntico pero se trata de dos dispositivos independientes.

Pines:

La relación de pines de este integrado, sabiendo que los pines referenciados con un 1 por delante pertenecen al primer dispositivo y los referenciados con un 2 por delante pertenecen al segundo, es la siguiente:

1D, 2D: Pines de entrada D de cada biestable. Entradas sin inversión.

1CK, 2CK: Pines de entrada de reloj. Los biestables se disparan o cambian de estado con cada pulso ascendente del reloj. Entradas sin inversión.

1, 2: Pines de puesta a uno de cada biestable. Entradas con inversión.

1, 2: Pines de puesta a cero de cada biestable. Entradas con inversión.

1Q, 2Q: Pines de salida Q. Salidas sin inversión.

1, 2: Pines de salida . Salidas con inversión.

Funcionamiento:

Un nivel lógico bajo en la entrada pone a cero el biestable sin tener en cuenta el estado de la entrada D. Un nivel lógico bajo en la entrada pone a uno el biestable sin tener en cuenta el estado de la entrada D. Cuando las entradas y están a la vez a nivel bajo se produce un estado no permitido, donde las señales de salida Q y toman el mismo valor. Cuando D está activo a nivel alto, el dato del pin de entrada D es transferido a las salidas (Q, ) cuando se produzca el flanco ascendente del reloj (CK).