EJERCICIO 15 (Examen del Plan Antiguo Electrónica II Junio 2007/8 2ª Prueba Personal 1 ª Semana y septiembre 2007/8).
Obtener la tabla de verdad de un circuito secuencial síncrono que funcione como un contador binario "up-down", (arriba_abajo), pero con las siguientes características:
- Su máximo valor de salida es 10.
- Su mínimo valor es 0.
- Se incremente de 1 en 1.
SOLUCIÓN:
Para realizar un contador "up-down" de módulo 11 (cuenta de 0 a 10) necesitamos una entrada de selección de contaje hacia arriba-abajo U y cuatro variables internas Q3, Q2, Q1 y Q0 para representar los 11 estados internos del contador.
1 Diagrama de estados del contador:
2 El número mínimo de biestables es 4, ya que el contador es de módulo 11 (23<11<24).
3 Si se realiza el contador con biestables D, siendo sus transiciones:
| D | Q antes | Q después |
|---|---|---|
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
La tabla de excitación será la siguiente:
| ESTADOS | ENTRADAS t | SALIDAS t+1 | SALIDAS D | |||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
U |
Q3 |
Q2 |
Q1 |
Q0 |
Q3 |
Q2 |
Q1 |
Q0 |
Estados |
D3 | D2 | D1 | D0 | |
I0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
I1 |
0 |
0 |
0 |
1 |
I1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
I2 |
0 |
0 |
1 |
0 |
I2 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
I3 |
0 |
0 |
1 |
1 |
I3 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
I4 |
0 |
1 |
0 |
0 |
I4 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
I5 |
0 |
1 |
0 |
1 |
I5 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
I6 |
0 |
1 |
1 |
0 |
I6 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
I7 |
0 |
1 |
1 |
1 |
I7 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
I8 |
1 |
0 |
0 |
0 |
I8 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
I9 |
1 |
0 |
0 |
1 |
I9 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
I10 |
1 |
0 |
1 |
0 |
I10 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
I0 |
0 |
0 |
0 |
0 |
I0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
I10 |
1 |
0 |
1 |
0 |
I1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
I0 |
0 |
0 |
0 |
0 |
I2 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
I1 |
0 |
0 |
0 |
1 |
I3 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
I2 |
0 |
0 |
1 |
0 |
I4 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
I3 |
0 |
0 |
1 |
1 |
I5 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
I4 |
0 |
1 |
0 |
0 |
I6 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
I5 |
0 |
1 |
0 |
1 |
I7 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
I6 |
0 |
1 |
1 |
0 |
I8 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
I7 |
0 |
1 |
1 |
1 |
I9 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
I8 |
1 |
0 |
0 |
0 |
I10 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
I9 |
1 |
0 |
0 |
1 |
Se realizan las simplificaciones por mapa de Karnaugh de las salidas D de cada biestable en función de las entradas U, Q0, Q1, Q2 y Q3.
Las ecuaciones lógicas de las entradas de los biestables son, por tanto:
El circuito lógico es: