skip nav
e-spacio
UNED
Biblioteca
Portal revistas UNED
Search Entry
LOGIN
Inicio
Navegar
Acerca de
Cómo publicar
Políticas de acceso abierto
Introducción a la Síntesis con VHDL
Parents:
Objetos de aprendizaje del Departamento de Ingeniería Eléctrica, Electrónica y de Control
Resultados de la Navegación (4)
RSS para este conjunto de resultados
Ordenar resultados por
Título
Descargas de ficheros
Fecha
Fecha de creación
Fecha actualización
Secuencia
Asc
Desc
Mostrar resultados
Por defecto
RSS Feed
XML Feed
Fichero Excel
Solo citas
Vista Clásica
Vista galería de imágenes
Exportar a Endnote
HTML Code
Fichero Word
Resultados por página
1
5
10
25
50
100
150
300
500
1000
Refinar
Author Name
Santiago Emilio Acha Alegre
(4)
Published Date
2006
(4)
Display Type
Objeto de aprendizaje
(4)
Collection
Set de Objetos de aprendizaje de la UNED
(4)
Set de openaire
(4)
(4)
Electrónica Digital
(4)
Objetos digitales segundo curso
(4)
Keywords
Electrónica
(4)
http://udcdata.info/042064
(4)
Descripción algorítmica de una puerta AND de 2 entradas (Requiere Plataforma OrCAD 9.1 ó superior)
389
64
Descripción por flujo de datos de una puerta AND+XOR (Requiere Plataforma OrCAD 9.1 ó superior)
381
86
Descripción VHDL de una puerta XOR de 2 entradas (Requiere Plataforma OrCAD 9.1 ó superior)
462
79
Verificación de la propiedad distributiva en una puerta de 3 entradas (Requiere Plataforma OrCAD 9.1 ó superior)
923
150